1user_t input.sv /^typedef logic user_t;$/;" T 2blk_dut1 input.sv /^module blk_dut1 (input user_t apb, input logic rst); $/;" m 3apb input.sv /^module blk_dut1 (input user_t apb, input logic rst); $/;" p module:blk_dut1 4rst input.sv /^module blk_dut1 (input user_t apb, input logic rst); $/;" p module:blk_dut1 5blk_dut2 input.sv /^module blk_dut2 (user_t apb, input logic rst);$/;" m 6apb input.sv /^module blk_dut2 (user_t apb, input logic rst);$/;" p module:blk_dut2 7rst input.sv /^module blk_dut2 (user_t apb, input logic rst);$/;" p module:blk_dut2 8blk_dut3 input.sv /^module blk_dut3 (logic apb, input logic rst);$/;" m 9apb input.sv /^module blk_dut3 (logic apb, input logic rst);$/;" p module:blk_dut3 10rst input.sv /^module blk_dut3 (logic apb, input logic rst);$/;" p module:blk_dut3 11blk_dut4 input.sv /^module blk_dut4 #(int BASE_ADDR='h0) (user_t apb,$/;" m 12BASE_ADDR input.sv /^module blk_dut4 #(int BASE_ADDR='h0) (user_t apb,$/;" c module:blk_dut4 13apb input.sv /^module blk_dut4 #(int BASE_ADDR='h0) (user_t apb,$/;" p module:blk_dut4 14rst input.sv /^ input logic rst);$/;" p module:blk_dut4 15M1 input.sv /^module M1;$/;" m 16M2 input.sv /^module M2 ();$/;" m 17M3 input.sv /^module M3 (a);$/;" m 18a input.sv /^ input a;$/;" p module:M3 19M4 input.sv /^module M4 (a, b);$/;" m 20a input.sv /^ input a, b;$/;" p module:M4 21b input.sv /^ input a, b;$/;" p module:M4 22M5 input.sv /^module M5 (input user_t a, b);$/;" m 23a input.sv /^module M5 (input user_t a, b);$/;" p module:M5 24b input.sv /^module M5 (input user_t a, b);$/;" p module:M5 25M6 input.sv /^module M6 (logic a);$/;" m 26a input.sv /^module M6 (logic a);$/;" p module:M6 27M7 input.sv /^module M7 (logic a, output b);$/;" m 28a input.sv /^module M7 (logic a, output b);$/;" p module:M7 29b input.sv /^module M7 (logic a, output b);$/;" p module:M7 30M8 input.sv /^module M8 (user_t a, b);$/;" m 31a input.sv /^module M8 (user_t a, b);$/;" p module:M8 32b input.sv /^module M8 (user_t a, b);$/;" p module:M8 33