1directive input.sv /^module directive;$/;" m 2D input.sv /^`define D(x,y) initial $display("start", x , y, "end");$/;" c module:directive 3MACRO1 input.sv /^`define MACRO1(a=5,b="B",c) $display(a,,b,,c);$/;" c module:directive 4MACRO2 input.sv /^`define MACRO2(a=5, b, c="C") $display(a,,b,,c);$/;" c module:directive 5MACRO3 input.sv /^`define MACRO3(a=5, b=0, c="C") $display(a,,b,,c);$/;" c module:directive 6wordsize input.sv /^`define wordsize 8$/;" c module:directive 7data input.sv /^logic [1:`wordsize] data;$/;" r module:directive 8var_nand input.sv /^`define var_nand(dly) nand #dly$/;" c module:directive 9max input.sv /^`define max(a,b)((a) > (b) ? (a) : (b))$/;" c module:directive 10TOP input.sv /^`define TOP(a,b) a + b$/;" c module:directive 11main input.sv /^module main;$/;" m 12HI input.sv /^`define HI Hello$/;" c module:main 13LO input.sv /^`define LO "`HI, world"$/;" c module:main 14H input.sv /^`define H(x) "Hello, x"$/;" c module:main 15directive2 input.sv /^module directive2;$/;" m 16msg input.sv /^`define msg(x,y) `"x: `\\`"y`\\`"`"$/;" c module:directive2 17append input.sv /^`define append(f) f``_master$/;" c module:directive2 18home input.sv /^`define home(filename) `"\/home\/mydir\/filename`"$/;" c module:directive2 19and_op input.sv /^module and_op (a, b, c);$/;" m 20a input.sv /^ output a;$/;" p module:and_op 21b input.sv /^ input b, c;$/;" p module:and_op 22c input.sv /^ input b, c;$/;" p module:and_op 23a input.sv /^ wire a = b & c;$/;" n module:and_op 24test input.sv /^module test(out);$/;" m 25out input.sv /^ output out;$/;" p module:test 26wow input.sv /^ `define wow$/;" c module:test 27nest_one input.sv /^ `define nest_one$/;" c module:test 28second_nest input.sv /^ `define second_nest$/;" c module:test 29nest_two input.sv /^ `define nest_two$/;" c module:test 30test input.sv /^module test;$/;" m 31ifdef_in_port input.sv /^module ifdef_in_port ($/;" m 32a input.sv /^ input logic a,$/;" p module:ifdef_in_port 33b1 input.sv /^ input logic b1,$/;" p module:ifdef_in_port 34b2 input.sv /^ input logic b2,$/;" p module:ifdef_in_port 35b3 input.sv /^ input logic b3,$/;" p module:ifdef_in_port 36c input.sv /^ input logic c$/;" p module:ifdef_in_port 37user_t input.sv /^typedef logic user_t;$/;" T 38define_in_port input.sv /^module define_in_port ($/;" m 39a input.sv /^ input user_t a,$/;" p module:define_in_port 40FOO input.sv /^`define FOO$/;" c module:define_in_port 41b input.sv /^ input user_t b,$/;" p module:define_in_port 42BAR input.sv /^`define BAR$/;" c module:define_in_port 43c1 input.sv /^ input user_t c1,$/;" p module:define_in_port 44c2 input.sv /^ input user_t c2,$/;" p module:define_in_port 45c3 input.sv /^ input user_t c3,c4,$/;" p module:define_in_port 46c4 input.sv /^ input user_t c3,c4,$/;" p module:define_in_port 47d1 input.sv /^ output user_t d1 ,$/;" p module:define_in_port 48d2 input.sv /^ output user_t d2$/;" p module:define_in_port 49define_in_port_messy input.sv /^module define_in_port_messy ($/;" m 50FOO input.sv /^`define FOO$/;" c module:define_in_port_messy 51a input.sv /^ input user_t a$/;" p module:define_in_port_messy 52BAR input.sv /^`define BAR$/;" c module:define_in_port_messy 53b input.sv /^ ,input user_t b$/;" p module:define_in_port_messy 54c1 input.sv /^ ,input user_t c1$/;" p module:define_in_port_messy 55c2 input.sv /^ ,input user_t c2$/;" p module:define_in_port_messy 56c3 input.sv /^ ,input user_t c3 , c4$/;" p module:define_in_port_messy 57c4 input.sv /^ ,input user_t c3 , c4$/;" p module:define_in_port_messy 58d1 input.sv /^ , output user_t d1$/;" p module:define_in_port_messy 59d2 input.sv /^ , output user_t d2$/;" p module:define_in_port_messy 60MY_DEFINE input.sv /^`define MY_DEFINE$/;" c 61assert_clk input.sv /^`define assert_clk(arg, __clk=clk, __rst_n=rst_n) \\$/;" c 62forSkipMacro input.sv /^module forSkipMacro;$/;" m 63add_t input.sv /^`define add_t(f) f``_t$/;" c module:forSkipMacro 64